半導(dǎo)體的傳統(tǒng)指標(biāo)在最先進(jìn)的設(shè)計(jì)中變得越來越?jīng)]有意義。裝入一平方厘米的晶體管數(shù)量只有在它們可以被利用的情況下才重要，如果不能為所有晶體管提供足夠的功率，每瓦的性能就無關(guān)緊要了。（芯片求職網(wǎng)）

整個(gè)芯片行業(yè)的共識是，每個(gè)新工藝節(jié)點(diǎn)的每個(gè)晶體管的成本都在上升，但需要考慮的變量太多，沒有人能確定具體是多少，甚至在所有情況下都是如此。隨著設(shè)計(jì)越來越針對特定領(lǐng)域進(jìn)行定制，直接比較幾乎是不可能的。雖然晶體管密度繼續(xù)增加，但它不再在每個(gè)新節(jié)點(diǎn)上翻倍。即使在冗余比例很高的大規(guī)模并行設(shè)計(jì)中，通過縮小功能獲得的至少一些空間也用于更粗的線路，以防止關(guān)鍵數(shù)據(jù)路徑中的過熱、控制器邏輯或某些可能的特殊功能僅適用于單個(gè)應(yīng)用程序或特定用例。

英特爾副總裁兼產(chǎn)品和設(shè)計(jì)生態(tài)系統(tǒng)支持總經(jīng)理 Rahul Goyal 表示：“這一切都取決于定制工作負(fù)載和定制芯片，以及我們將如何設(shè)計(jì)它們并針對特定應(yīng)用對其進(jìn)行驗(yàn)證。” “這是一種更針對特定應(yīng)用的模型，因?yàn)樗F了，無法滿足所有人的需求，并且要為每個(gè)應(yīng)用提供完美的、經(jīng)過充分驗(yàn)證的芯片。你真的必須回到用例范式。”

每個(gè)設(shè)計(jì)都有獨(dú)特的約束，更高級的設(shè)計(jì)通常有更多的約束。例如，在 5nm 或 3nm 芯片中，僅僅為數(shù)十億個(gè)緊密封裝的晶體管供電是很困難的。并且根據(jù)架構(gòu)和布局，熱密度可能太高而無法同時(shí)使用它們。但它們可以根據(jù)需要?jiǎng)討B(tài)打開和關(guān)閉，這種方法可以防止過熱并延長芯片的預(yù)期壽命。

或者，可以在芯片背面布線以緩解一些擁塞。這增加了制造和包裝的復(fù)雜性以及成本。但是選擇最好的方法取決于應(yīng)用程序，而傳統(tǒng)的指標(biāo)沒有幫助。

臺積電業(yè)務(wù)發(fā)展副總裁 Kevin Zhang 表示：“背面供電已經(jīng)進(jìn)行了相當(dāng)長的一段時(shí)間。” “問題仍然是復(fù)雜性和收益之間的權(quán)衡。我們認(rèn)為 2nm 可能是合適的集成點(diǎn)。您必須以某種方式將其翻轉(zhuǎn)以處理另一側(cè)，有時(shí)您必須減薄晶圓以從另一側(cè)建立連接。因此存在機(jī)械挑戰(zhàn)，也存在熱挑戰(zhàn)。”

簡而言之，芯片設(shè)計(jì)正在成為一系列復(fù)雜的權(quán)衡和實(shí)驗(yàn)，一個(gè)尺寸不再適合所有人。它需要在設(shè)計(jì)流程的早期進(jìn)行更多的規(guī)劃和實(shí)驗(yàn)，在驗(yàn)證和調(diào)試階段進(jìn)行更多的模擬、仿真和原型設(shè)計(jì)，并在制造過程中將更多的時(shí)間花在各種工藝上——測試、計(jì)量、檢查、蝕刻和沉積，通常使用多個(gè)相同（或相同類型）設(shè)備的插入點(diǎn)。即使將完全相同的設(shè)計(jì)遷移到下一個(gè)工藝節(jié)點(diǎn)，也需要在每個(gè)級別進(jìn)行更多的工程設(shè)計(jì)，以及更多的工藝步驟。并且根據(jù)不同市場中芯片的預(yù)期壽命，需要在系統(tǒng)的背景下隨著時(shí)間的推移查看成本，而不是使用基于晶體管數(shù)量、每瓦性能、功耗、交付和由此產(chǎn)生的熱效應(yīng)是普遍關(guān)注的問題，它們影響從設(shè)計(jì)到制造流程的每一步，從平面規(guī)劃到材料。

“當(dāng)您必須為較低的后端層供電時(shí)，事情會(huì)變得更加困難，因?yàn)槟木€路非常細(xì)，并且您必須從分布良好的均勻電網(wǎng)過渡到電路的極其特定部分，”副總裁 David Fried 說Lam Research的計(jì)算產(chǎn)品。“這是我們開始看到很多挑戰(zhàn)的地方。由于我們在過去 20 年中了解了銅后端中的電遷移、應(yīng)力遷移和 TDDB（時(shí)間相關(guān)介質(zhì)擊穿），我們在 M0 和 M1 中創(chuàng)建了相對較厚的襯墊，以便銅可以成功使用用于配電。歸根結(jié)底，隨著您的生產(chǎn)線縮小，您最終會(huì)在這些較低的后端生產(chǎn)線中使用更多的襯墊和更少的銅。這些線現(xiàn)在主要是襯里，這些襯里的阻力要高得多。我們開始看到無襯墊方法的引入，包括超薄襯墊或使用不同金屬的薄屏障。”

十多年來，芯片制造商已經(jīng)看到了這種轉(zhuǎn)變。英特爾于 2013 年獲得了鈷互連及其制造方法的專利。從那時(shí)起，鈷已被用于從觸點(diǎn)和互連到溝槽襯墊的所有領(lǐng)域，代工廠和大學(xué)正在進(jìn)行更多的實(shí)驗(yàn)，以幫助處理與動(dòng)態(tài)功率密度增加和靜態(tài)電流泄漏相關(guān)的熱量。

“互連變得越來越重要，”臺積電的張說。“有創(chuàng)新的方法，包括新材料。如果您考慮銅線，則大部分電阻實(shí)際上來自阻擋層。可以降低阻擋層電阻的新材料非常非常重要。我們的研發(fā)團(tuán)隊(duì)正在積極探索諸如低k材料和氣隙之類的東西，以進(jìn)一步減少寄生效應(yīng)。”

在制造過程中很少引入新材料，因?yàn)樗鼈冃枰诖笈恐圃熘械玫揭恢虏渴鸷万?yàn)證，通常與其他工藝結(jié)合使用。工藝工程師仍然對他們在 2000 年遇到的困難感到畏縮，當(dāng)時(shí)他們在 130nm 用銅代替鋁互連。做出這些改變一定有很好的理由，而探索是一個(gè)持續(xù)的過程。

“鈷具有比銅更高的體電阻，但由于您可以使用更薄的襯墊，您可以將更多的鈷放入插頭或線路中，”弗里德解釋說。“因此，即使鈷具有更高的體積電阻，您可以將更多的鈷加入生產(chǎn)線這一事實(shí)總體上會(huì)降低線路或插頭的電阻。您將看到一些新金屬的使用，例如鉬，它開始被更頻繁地使用。不幸的是，這并不是說我們要用其他金屬代替銅那么簡單。芯片上有特定的插入點(diǎn)，材料的成本——以及材料的集成——在電路效益方面是合理的。”

不同的公司，不同的關(guān)注點(diǎn)

這些理由的定義越來越狹隘。在性能規(guī)模的高端，最大的數(shù)據(jù)中心由谷歌、亞馬遜、Meta、百度和阿里巴巴等公司運(yùn)營，這些公司現(xiàn)在都設(shè)計(jì)自己的處理器來處理內(nèi)部開發(fā)的算法。在 PC 和智能手機(jī)市場，Apple 設(shè)計(jì)了與軟件緊密集成的處理器，與以前的現(xiàn)成芯片設(shè)計(jì)相比，它大大延長了電池壽命。MacBook 電池在兩次充電之間持續(xù) 20 小時(shí)或更長時(shí)間并不罕見，而過去是 5 小時(shí)。

但這些指標(biāo)對每家公司都是獨(dú)一無二的，設(shè)計(jì)和測試這些復(fù)雜芯片所需的成本不再孤立地看待。處理器現(xiàn)在被認(rèn)為是更大系統(tǒng)的戰(zhàn)略部分，它們可能包括各種組件，從 CPU 和 GPU 到 NPU。并非所有這些都需要在 5nm 或 3nm 上開發(fā)，也不是所有這些都需要一直使用或用于關(guān)鍵功能。

盡管如此，它們都需要按預(yù)期工作，并且傳統(tǒng)上以產(chǎn)量來衡量。但是有一些方法可以在不生產(chǎn)完美芯片的情況下保持良率。可能有足夠的冗余來抵消錯(cuò)誤，或者有足夠的彈性來允許它在規(guī)范內(nèi)運(yùn)行。因此，傳統(tǒng)上可能被認(rèn)為是糟糕的芯片可能仍然足夠好。

“沒有什么是完美的，”imec 3D 系統(tǒng)集成項(xiàng)目高級研究員兼主任 Eric Beyne 說。“有一定程度的故障可以通過某些測試，這不一定是戲劇性的，因?yàn)槟院髸?huì)在功能測試中發(fā)現(xiàn)它們。所以有“足夠好”的測試。并且可以存在冗余，例如總線接口，它們可以具有用于錯(cuò)誤編碼的冗余線路。當(dāng)然，這是以延遲和復(fù)雜性為代價(jià)的。你可以將你的接口設(shè)計(jì)成容錯(cuò)的，但在某種程度上你會(huì)付出代價(jià)。這就是這里的重大權(quán)衡。要么是成本，要么一切都如你所愿地完美運(yùn)行。”

這并不意味著不適合一種應(yīng)用的芯片也不能在其他地方使用。“某些市場將需要不同的兼容性門檻，” Onto Innovation軟件產(chǎn)品管理總監(jiān) Mike McIntyre 說. “人們多年來一直在構(gòu)建內(nèi)存立方體，而那個(gè)內(nèi)存立方體具有一定的性能閾值。但是該性能閾值是由該堆棧中最低的芯片性能設(shè)定的。因此，如果您在該堆棧中擁有所有高速內(nèi)存，它將是一個(gè)高速等效的芯片堆棧。但是如果你把一個(gè)低速內(nèi)存芯片放在那里，整個(gè)堆棧就會(huì)受到那個(gè)芯片的性能的限制。這也發(fā)生在系統(tǒng)級別。您是否有進(jìn)入高性能市場的系統(tǒng)的優(yōu)質(zhì)芯片？或者您是否有可以投入一般市場的鮮為人知的芯片質(zhì)量？因此，它可能是服務(wù)器、筆記本電腦和其他一些實(shí)用計(jì)算系統(tǒng)。”

更多選擇，也許太多

關(guān)鍵問題是芯片將在何處以及如何使用。

“某些技術(shù)適用于某些解決方案或某些問題，”imec 的 Beyne 說。“并不是說他們會(huì)無所事事。對于像扇入、扇出和系統(tǒng)級封裝這樣的東西，有一整套有用的技術(shù)。這實(shí)際上取決于您要解決的問題。如果您考慮手機(jī)中的射頻模塊，那些所謂的芯片可能是一個(gè)封裝中的 50 個(gè)不同組件的集合，但這些組件相對而言很少有連接。所以互連密度低。你不能對 AI 內(nèi)存邏輯分區(qū)做同樣的事情，這是非常不同的。”

然而，越來越明顯的是，芯片行業(yè)的大部分活動(dòng)并沒有發(fā)生在前沿節(jié)點(diǎn)上，這些指標(biāo)提供了關(guān)于晶體管數(shù)量或自動(dòng)功率、性能和面積/成本優(yōu)勢的吹噓權(quán)利。具有諷刺意味的是，對指標(biāo)的大多數(shù)擔(dān)憂都發(fā)生在更成熟的節(jié)點(diǎn)上，尤其是小芯片和先進(jìn)封裝，以及可能適用于汽車等應(yīng)用的芯片。

在包裝方面，有很多可能的組合，以至于指標(biāo)變成了分布和概率，而不是固定的數(shù)字。Brewer Science首席開發(fā)官 Kim Arnold 表示：“先進(jìn)的包裝不僅可以靈活地打開和關(guān)閉事物以使它們?nèi)诤显谝黄穑疫€可以設(shè)計(jì)不同的方式使事物融合在一起。” “我們的空間將會(huì)發(fā)生很多變化。現(xiàn)在的問題是，在所有可能的途徑中，哪些將成為贏家，哪些將成為利基市場。”

今天很難確定這一點(diǎn)，因?yàn)槿娴幕顒?dòng)如此之多。邊緣的構(gòu)建以及所有將利用邊緣計(jì)算的設(shè)備——汽車、工業(yè)設(shè)備、物聯(lián)網(wǎng)設(shè)備、智能手機(jī)——正在為每個(gè)人創(chuàng)造足夠的工作，從前沿到成熟的節(jié)點(diǎn)。這在聯(lián)華電子與分析師的第二季度財(cái)報(bào)電話會(huì)議中很明顯。“我們相信 28 和 22 [nm] 將是持久的節(jié)點(diǎn)，并得到非常多樣化的產(chǎn)品組合基礎(chǔ)的支持，”聯(lián)電首席財(cái)務(wù)官 Qi Don Liu 表示。“在未來幾年，我們預(yù)計(jì) 28 和 22 的需求將保持強(qiáng)勁，這將受到 Wi-Fi 6、6E、GPON（千兆無源光網(wǎng)絡(luò)）領(lǐng)域的網(wǎng)絡(luò)以及 OLED 驅(qū)動(dòng)器應(yīng)用等應(yīng)用的推動(dòng)。”

因此，雖然聯(lián)華電子仍計(jì)劃在其產(chǎn)品中添加 finFET，但這并不是當(dāng)務(wù)之急。“我們將繼續(xù)在 finFET 上取得進(jìn)展，但從容量部署的角度來看，目前與其他節(jié)點(diǎn)相比，它的優(yōu)先級確實(shí)較低，”聯(lián)電總裁 Jason Wang 說。“我們?nèi)栽诼肪€圖上放置 14 個(gè)，但短期內(nèi)還沒有大規(guī)模的容量部署計(jì)劃。”

這種方法在 GlobalFoundries 得到了回應(yīng)，它專注于成熟節(jié)點(diǎn)的獨(dú)特實(shí)現(xiàn)，而不是在設(shè)計(jì)少得多的最先進(jìn)節(jié)點(diǎn)上將其扼殺。GlobalFoundries 技術(shù)、工程和質(zhì)量高級副總裁 Gregg Bartlett 說：“特別是設(shè)計(jì)套件是我們的差異化領(lǐng)域。“因此，即使我們的競爭對手擁有完全相同的晶體管性能，我們也可以通過 PDK 獲得更好的產(chǎn)品，因?yàn)槲覀円呀?jīng)與 EDA 公司集成了功能，或者我們已經(jīng)使用為我們制造更好產(chǎn)品的元素模擬了硅。作為一個(gè)硅或材料的人，我總是想根據(jù)晶體管性能、更好的驅(qū)動(dòng)電流、更低的泄漏、更高的溫度兼容性來區(qū)分技術(shù)。但越來越多，這是關(guān)于設(shè)計(jì)背景或設(shè)計(jì)意圖。我們投入了大量的 PDK 工作，致力于確保我們客戶所需的 EDA 工具能夠?yàn)樗麄兊脑O(shè)計(jì)提供信息。”

最后，可以使用小芯片混合和匹配幾乎所有東西。這意味著可以在 3nm 甚至更小的尺寸上創(chuàng)建一個(gè)小型邏輯元件，并使用一些現(xiàn)成的或定制的互連方案與同一封裝中的 180nm 小芯片集成。這里的優(yōu)勢是三維。這可用于降低各種類型的噪聲、改善散熱和提高良率，這通常會(huì)隨著芯片物理尺寸的減小而增加。這甚至允許在某些組件中實(shí)現(xiàn)更高的密度，這在過去由于掩模光刻的限制是站不住腳的。

“曲線 ILT能夠?qū)崿F(xiàn)比傳統(tǒng)OPC更好的工藝窗口，傳統(tǒng) OPC僅限于曼哈頓 (45°) 形狀，” D2S首席執(zhí)行官 Aki Fujimura 說。“面具形狀曾經(jīng)受到限制，實(shí)際上是曼哈頓形狀，因?yàn)槊婢呤怯?VSB（可變形狀電子束）寫入器編寫的。每個(gè)技術(shù)節(jié)點(diǎn)都變得越來越難，即使是 EUV，也越來越難以使晶圓形狀在制造變化中盡可能統(tǒng)一。大約 20 年來，通過在面罩上使用曲線形狀可以實(shí)現(xiàn)最佳均勻性，這一點(diǎn)已經(jīng)確立。”

但是哪些指標(biāo)適用于這種方法？

雖然芯片制造商和系統(tǒng)公司仍需證明其指標(biāo)的合理性，但真正的價(jià)值要復(fù)雜得多，而且要針對特定領(lǐng)域。I/O 的速度對于拖拉機(jī)上的傳感器可能無關(guān)緊要，但對于與基礎(chǔ)設(shè)施或附近汽車連接的汽車中的芯片可能至關(guān)重要。同樣，處理速度在用于手機(jī)內(nèi)流式傳輸視頻的芯片中可能不太相關(guān)，但它們對于檢測高超音速導(dǎo)彈的航向至關(guān)重要。（芯片求職網(wǎng)站）

這引發(fā)了消費(fèi)者在未來將如何區(qū)分設(shè)備的問題，并為系統(tǒng)公司如何將各個(gè)部分組合在一起的一系列可能選項(xiàng)打開了大門。但至少在短期內(nèi)，可能會(huì)有更多的混亂。過去 50 年來一直定義芯片架構(gòu)的指標(biāo)變得越來越不相關(guān)，而真正重要的指標(biāo)可能過于復(fù)雜而無法解釋。

來源：電子工程世界