崗位職責：


1.在芯片定義前期，評估High-Level芯片的Low Power策略；

2.與軟件、硬件、IP、SoC等團隊溝通，設計SoC Low Power架構；

3.與設計團隊和驗證團隊協同工作，一起制定設計計劃和測試計劃，保證芯片Low Power功能的正確性；

4.與中后端團隊溝通，定義Power優化的實現方案和流程；

5.在芯片TO前預估和優化Power，在芯片回片后參與Power分析；




任職要求：

1.5年以上Low Power相關的SoC設計經驗；

2.對Low Power設計有深入研究；

3.熟悉IEEE1801 Power Intent；

4.熟悉常用的Power分析EDA工具，如PowerArtist，PTPX等；

5.熟練使用腳本語言，如Python，Perl等；

6.對芯片全流程有較為全面的理解；

7.較強的解決問題、合作交流能力；

8.有16nm及以下工藝的項目經驗者優先；

9.有實際參與DVFS/Power Gating低功耗流程開發經驗者優先。