1、本科及以上學(xué)歷；

2、熟悉Verilog HDL語言，熟練掌握同步電路設(shè)計，了解異步電路設(shè)計；

3、了解時序約束及綜合約束要求，理解芯片的物理實現(xiàn)；

4、熟練使用Modelsim/NCverilog/VCS等數(shù)字設(shè)計、驗證工具；

5、工作認真負責(zé)、有較強的上進心，具備良好的團隊精神及溝通能力；

6、了解并會使用綜合及STA工具優(yōu)先；有成功流片經(jīng)驗者優(yōu)先；有數(shù)模混合芯片設(shè)計經(jīng)驗者優(yōu)先。

工作職責(zé)：

1、根據(jù)Spec和模擬芯片接口要求完成芯片數(shù)字部分功能設(shè)計及HDL代碼實現(xiàn)；

2、芯片數(shù)字部分驗證工作，包括前端代碼驗證、物理驗證及數(shù)模接口的AMS驗證；

3、協(xié)助后端工程師完成綜合和布局布線；

4、編寫數(shù)字實現(xiàn)文檔及測試方案等，負責(zé)芯片測試及量產(chǎn)階段的debug。